5.5.3.2 Modified Built-In Logic Block ObserverBILBO中的问题可以用这个方法克服就是加入另外的一个控制信号将test generation和signature analysis区分开这样的设计叫做modified BILBO (MBILBO)原理图如下这个方法就是从原始BILBO的基础上在每一个Yi上另外加了一个或门当B3为1的时候寄存器被配置为TPG除了这种情况之外其他时候B3常为0在测试a pipelined-oriented circuit时检测框图如5.40b图CC1和CC2可以被可选地测试在测试图5.20a的finite-state machine时这个方法却无法exhaustively实现因为receiving BILBO cell必须要一直在signature analysis mode5.5.3.3 Concurrent Built-In Logic Block ObserverBILBO和MBILBO的问题可以用concurrent BILBO (CBILBO) 来解决它用了两个存储单元实现同步的test generation和signature analysisCBILBO的设计原理图如下有三种操作模式normalscantest generation and signature analysis当B1 0B2 1时上面的D触发器形成一个MISR用于signature analysis下面的D触发器形成一个TPG用于test generation因为signature analysis和test generation是分开的所以exhaustive或者pseudo-exhaustive pattern generator (EPG/PEPG)可以被用于完成test generation所以无需故障仿真就可以实现100%的single-stuck fault coverage如下图但是CBILBO的硬件花费通常要高于BILBO和MBILBO。5.5.3.4 Circular Self-Test Path (CSTP)硬件花费可以用circular self-test path (CSTP) 架构大大减少架构图如下图a在CSTP的架构中所有primary inputs和primary outputs被重构为external scan cells它们被连到内部的scan cells形成一个圈如果一整个圈的路径中有n个scan cells那么它就对应MISR的多项式为f(x) 1x^n。在self-test时所有的primary inputs连接成为移位寄存器所有内部scan cells和primary outputs重构成为一个MISRMISR由一系列self-test cells串联而成。在self-test mode每一个self-test cell都以一个XOR门的输出输入Yi和前一个scan cell的输出Xi-1为输入如上图b。5.5.4 BIST Architectures Using Concurrent Checking Circuits对于包含有concurrent checking circuits的系统可以用这个电路在offline的条件下实现输出响应的验证因此就没有必要再额外形成一个MISR了。5.5.4.1 Concurrent Self-Verificationconcurrent self-verification (CSV)架构如下图BIST架构这种checking电路叫做totally self-checking two-rail checker可在文献中查询。5.5.5 Summary许多BIST架构已经在1980s被提出来了下表进行了总结能用在时序逻辑电路S中也能被用在组合逻辑电路C中。能用在board-level testing (B)也能用在chip-level testing (C)。几个总结仅能用于exhaustive或者pseudo-exhaustive testing的架构是CBILBO唯一不需要额外的SISR or MISR for output response analysis是CSVSTUMPS是目前为止唯一被广泛用在工业界的但是也因为用的是pseudo random patterns并不是被所有的工业领域接受